Products A to Z - IC Design

  • ADiT

    아날로그, 혼합 신호 어플리케이션을 위해
    특별히 개발된 Fast-SPICE 시뮬레이터

  • Calibre nmLVS

    Layout vs schematic 비교를 위한 업계 표준 물리적 검증툴로 정확한 circuit verification과 빠른 수행시간, 양방향 디버깅을 제공한다.

  • Calibre CMPAnalyzer

    Calibre CMPAnalyzer는 미세한 프로세스
    노드에서 두께 및 resistance variability
    변화를 시뮬레이션하여 schematic
    그리고 parametric 수율을 향상시킨다.
    또한 자동화된 fill 기능은 capacitance변화를 최소화하며 resistance 변동성을 감소시킨다.

  • Calibre DESIGNrev™

    Calibre® DESIGNrev™ 레이아웃 에디터는 full-chip 디자인을 완성을 빠르게 하고,
    신속한 로딩으로 테이프-아웃의 속도를
    높이며, 대용량 GDSII, OASIS® 파일을
    안전하게 표시한다.

  • Calibre Interactive™

    Calibre Interactive™ GUI는 사용자들이
    빠르고 쉽게 Calibre® 툴 패키지에 접속할
    수 있게 하고, 디자이너들이 익숙한 IC 디자인 환경에서 물리적 검증과 parastic extraction을 수행할 수 있도록 한다.

  • Calibre nmDRC

    디자인 룰 점검을 위한 업계 표준으로
    빠른 cycle 시간과 혁신적인 디자인 룰 검증
    성능을 지원한다.

  • Calibre PERC

    업계의 유일한 programmable electrical rule checking(PERC) 툴로 최신 검증 요구사항에 맞도록 개발되었으며, 최적화된 디자인 수율 및 신뢰성 향상을 보장한다.

  • Calibre RVE™

    Calibre RVE™는 그래픽 결과를 보여주는
    환경으로 모든 Calibre제품 및 주요 디자인
    레이아웃 툴과 함께 사용될 수 있다.
    이는 시각적으로 디자인 에러를 규정하고,
    사용자만의 독자적인 환경에서 수정함으로써 디버그 시간을 줄일 수 있도록 한다.

  • Calibre xL

    Calibre xL은 동작주파수에 따라서
    loop inductance 와 loop resistance를
    빠르고 정확하게 full-chip 수준에서 추출하고
    또한 빈도에 기반하여 return path change를
    지원하며 또한 Calibre nmLVS 및 xRC와
    완벽히 연동된다.

  • Calibre xRC

    Calibre xRC™은 강력한 parasitic extraction 툴로 포괄적이고 정확한 post-layout 분석 및 시뮬레이션을 위한 정확한 parasitic 데이터를 지원한다.

  • Calibre YieldAnalyzer

    Calibre YieldAnalyzer는 자동적으로
    레이아웃 측정치를 수율 기반 오차에
    연결하는 모델 기반 알고리즘을 활용하여
    랜덤(취약 영역)과 시스템적(취약 특성)
    프로세스 변이성 분석을 통합하며 제조공정
    윈도우 전반적으로 보다 감도 높은 변화를
    발생하는 physical 디자인 영역을 규정할
    수 있도록 지원한다.

  • Calibre YieldEnhancer

    Calibre® YieldEnhancer는 수율을 향상시킬 수 있는 레이아웃 개선에 자동화된 접근법을 제공한다.

  • Calibre® LFD™

    Calibre LFD는 첫번째 제조 검증된 EDA 툴로
    디자인 생성의 초기 단계에서 어떻게
    리쏘그래피 공정 변이성을 다룰 수 있는가에
    대한 문제에 대한 해답을 제시하고 있다.

  • Design Architect IC

    Design Architect-IC는 full custom IC
    디자인 플로우에 통합된 디자인 데이터
    capture와 netlist를 위한 강력한 툴이다.

  • Eldo

    Eldo는 다수의 시뮬레이션 모델링 옵션을
    제공하며 고성능, 초고속의 정확한 시뮬
    레이션을 가능하게 한다.

  • Eldo RF

    RF IC 디자이너를 위한
    transistor-level simulator

  • IC Station

    IC Station SDL은 layout과 schematic사이의 관계를 유지하며 레이아웃 데이터를 자동
    생성한다. 또한 디자인 주기와 시간을 줄이고 실시간 DRC rule검증 및 수정을 동반한
    레이아웃을 할 수 있도록 한다.

  • ICassemble

    floor planning, top-level assembly
    그리고 양방향 라우팅을 위한 강력한
    패키지, ICassemble

  • ICgraph

    효율적이고 정확한 다각적 에디팅 기능
    제공하는 광범위한 제품 패키지

  • Olympus-SoC

    65nm/45nm 디자인을 위한 완벽한
    IC design-for-variability 구현 솔루션

  • Questa ADMS

    Questa ADMS는 언어 중립, 혼성 신호
    시뮬레이터로 대규모의 수백만 게이트
    아날로그/혼성 신호 SoC 디자인의 top-down 디자인과 bottom-up 검증을 가능하게 한다.

  • Questa ADMS RF

    RF-DSP 시스템의 완벽한 검증을 위한
    통합 RF, 혼합 신호 시뮬레이션