Silicon Test and Yield Analysis
Tessent™ Product Suite 소개
Tessent는 결정론적(deterministic)스캔 테스트, 임베디드 패턴 압축, BIST(Built-in self test), 전문적인 임베디드 메모리 테스트 및 수정, boundary scan 그리고 보드와 시스템 수준 테스트 기술 등의 기능을 결합하여 제공하고 있습니다.
멘토 그래픽스의 Tessent™ Product Suite는 오늘날의 SoC를 위한 수율 램프, 디버그, 제조 테스트에서의 문제점을 해결하는 포괄적인 실리콘 테스트와 수율 분석 솔루션입니다. 각 테스트 과정을 위한 업계 최고의 솔루션을 기반으로 만들어진 Tessent는 보다 강력한 테스트 플로우로 전체 칩 설계가 가능하도록 지원합니다. Tessent Product Suite Datasheet 보기
Tessent YieldInsight™
Tessent YieldInsight는 진단 지향적 수율 분석 솔루션으로 통계적 분석과 볼륨 스캔 테스트 진단 결과에 대한 데이터 마이닝을 지원합니다. Tessent YieldInsight가 어떻게 수율 손실의 근본원인을 찾아 시간을 줄일 수 있는지 알아보기
Tessent SoCScan™
Tessent SoCScan는 계층적 스캔과 실시간(at-speed) 테스트와 테스트 재사용을 위한 clock 제어기의 삽입을 자동화하는 환경을 지원합니다. Tessent SoCScan이 어떻게 SoC 테스트 완성을 위한 통합 플랫폼을 제공하는지 알아보기
Tessent YieldInsight
오늘날 나노미터 기술에서 시스템적이지만 수율 분석을 위한 전통적인 데이터에서는 규정이 불가능하며 감지하기 어려운 결함 메커니즘이 나타나고 있습니다.
제품 데모 보기
Tessent LogicBIST
본 제품 presentation은 어떻게 IC내에 테스트 로직을 구현하여 더 이상 값비싼 외부 테스트 장비와 테스트 패턴이 필요 없어질 수 있는지 알아봅니다. Tessent LogicBIST는 다음의 접근법을 지원합니다.
제품 데모 보기
Tessent MemoryBIST
오늘날 IC에서 메모리는 실리콘 영역의 50% 이상을 차지합니다. 이는 제조 테스트와 메모리 수정을 수행하는 동안 테스트 알고리즘을 바꿀 수 있는 요구가 증가하고 있습니다.
제품 데모 보기
Silicon Yield Solutions
Logic Test Solutions
Tessent logic test solutions : 최고의 ATPG, 압축, Logic BIST
Memory Test Solutions
Tessent memory BIST 솔루션은 최신 통합 자동화, 테스트 알고리즘 프로그램화, 자기 보수(self-repair) 기능을 제공한다.
Mixed-Signal Test
Tessent mixed-signal test 솔루션은 PLL, DLL, clock 신호 그리고 multi-Gb/s SerDes를 위한 완벽한 파라미터, 임베디드 테스트를 제공한다.
Silicon Learning
Tessent silicon learning 솔루션은 결함과 타이밍 에러 확인, 수율 분석, 대화형 디버그와 특성 평가를 제공한다.
Technology Overviews
Comprehensive Solution for Silicon Test and Yield Analysis
Technology Overview
각 테스트 과정을 위한 최고의 테스트 툴들을 기반으로 만들어진 Tessent는 이 솔루션들이 강력한 테스트 플랫폼에서 전체 chip coverage를 보장할 수 있도록 지원합니다.
비디오 보기
Mentor Graphics Vision for Silicon Test and Yield Analysis
Technology Overview
Design to Silicon 부서의 부사장인 Joe Sawicki가 Mentor Graphics silicon test와 수율 분석 제품인 Tesset에 대한 전략을 이야기 합니다.
비디오 보기