Tessent Product Line

  • Tessent BoundaryScan

    Tessent BoundarySacn은 모든 크기의 복잡한 IC를 지원하는 IEEE 1149.1 표준 boundary scan을 자동적으로 추가한다. Boundary scan logic은 모든 패키징 수준에서 제조 테스트, 실리콘 디버그, 시스템 검증을 포함한 IC의 전반에 거쳐 이용될 수 있다.

  • Tessent Diagnosis

    Tessent Diagnosis는 결함 중 가장 가능성 높은 불량 메커니즘, 로직 위치 그리고 물리적 위치를 결정하는 정확하고 고해상도의 테스트 실패 진단을 수행한다. 툴은 제조 테스트, 스캔 테스트 패턴 그리고 디자인 정보에서 불량 데이터를 사용하며, 이 데이터로 Tessent Diagnosis는 실패 원인인 결함의 위치와 분류를 규정한다.

  • Tessent FastScan

    Tessent FastScan™은 현존하는 제품중 가장 다용도의 ATPG 솔루션으로 폭넓은 결함 모델, 포괄적인 디자인 룰 점검, 대규모의 clocking 지원 및 성능 위주 패턴 압축을 위한 혁신적인 알고리즘을 제공한다.

  • Tessent LogicBIST

    Tessent LogicBIST는 집적회로의 디지털 로직을 테스트하기 위한 업계 최고의 BIST(built-in self-test) 솔루션으로 나노미터 SoC 디자인을 겨냥한 독보적인 기능을 포함하고 있으며 테스트 비용을 줄이고 time-to-market을 빠르게 하면서 테스트 품질을 극대화 할 수 있게 한다.

  • Tessent MemoryBIST

    Tessent MemoryBIST는 실시간(at-speed) 테스트, 진단 그리고 임베디드 메모리 수정을 위한 완벽한 솔루션을 제공한다. . 그리고 이 솔루션은 계층적인 구조를 지원하며, BIST와 자기 보수(self-repair) 기능을 top과 각 core 내부에 구현을 수 있도록 지원한다.

  • Tessent PLLTest

    Tessent PLLTest는 PLL, DLL 그리고 clock 신호의 특성(parametric) 검사를 위한 임베디드 테스트 기능을 제공한다.

  • Tessent SerdesTest

    Tessent SerdesTest는 multi-Gb/s SerDes를 위한 완전한 parametric, embedded test를 제공한다.

  • Tessent SiliconInsight

    Tessent SiliconInsight의 자동화된 양방향 환경은 test 양성(bring-up), 디버그 그리고 Tessent BIST 기능을 포함한 디바이스의 실리콘 특성화를 지원한다. 이는 칩 설계자들과 테스트 엔지니어들이 실리콘 유효성과 디버그 그리고 보다 빠른 Time-To-Market을 통하여 생산성을 향상시킬 수 있게 한다. Tessent SiliconInsight는 실험 검증용 장비(Laboratory equipment)와 ATE 환경을 위한 양방향 디버그와 특성화를 지원하며 테스트와 실리콘 양성(bring-up) 시간을 줄일 수 있다.

  • Tessent SoCScan

    Tessent SoCScan은 신속한 테스트와 효율적인 테스트 재사용을 위한 계층적 스캔과 clock 제어기를 삽입하는 환경을 제공함으로써, 멘토 그래픽스의 ATPG 솔루션인 Tessent TestKompress 그리고 Tesset FastScan기능을 완성시킨다.

  • Tessent TestKompress

    Tessent TestKompress는 업계를 선도하는 ATPG툴로 확실하게 적은 비용으로 최고 품질의 scan test를 제공한다. TestKompress는 업계에서 이미 검증된 ATPG 엔진으로 전반적인 로직 디자인의 효율적인 불량 모델에 적용된다. 제조 테스트 비용은 수상(授賞)에 빛나는 EDT(Embedded Deterministic Test)기술 즉 테스트 패턴 압축 기술에 의해 낮아질 것이다.

  • Tessent YieldInsight

    Tessent YieldInsight는 불량 분석 전에 시스템적인 수율 제한요인을 규정하고 분리하는 진단 데이터를 통계적으로 분석한다. 이는 값 비싼 물리적 국소화를 위한 필요성를 제거하고, 몇 주나 걸리던 수율 손실의 주요 원인을 알아내는 시간을 몇 일로 줄여준다. 불량 분석을 위한 다이(die)의 선정은 확신된 시스템적 문제를 분명하게 보여주는 다이(die)의 자동적인 선정에 의해서 활성화된다.