Electronic System Level Design

상위 레벨 모델링을 통해 저전력 디자인
속도 높이는 방법

상위 레벨에서의 전력 분석은 여러 제약 사항으로 인해 대부분의 설계자들이 place and route후 또는 최소한 합성 후에 전력 요구 사항을 처리하게 됩니다. 합성 후 단계에서 얻게 되는 디자인의 유연성은 디자인 단계 초기의 시스템 상황에서 전력을 최적화하는 경우와 비교해 매우 대조적이라고 할 수 있습니다. 특히, 하드웨어/소프트웨어 파티셔닝, 버스 구현, 메모리 제어 및 관리를 위한 아키텍처, 하드웨어 가속화는 모두 벡엔드 설계 단계에서의 전력 개선을 위한 여러 사항에 많은 영향을 줄 수 있습니다.

멘토의 차세대 툴은 초기 디자인 검토 단계에 정확도 높은 모델링 방법 및 고성능의 시뮬레이션이 가능합니다. 이러한 툴은 ESL(Electronic System Level) 영역의 진보된 기술을 활용하여 게이트 레벨 블록 표현 시 성능 및 전력 정보를 트랜잭션 레벨 모델링(TLM: Transaction Level Modeling) 도메인에 적용하며, 이를 통해 시뮬레이션 성능을 대폭 개선하는 동시에 보다 모델의 정확도를 유지합니다.

오늘날의 설계에서는 블록 기반 재사용(block-based reuse) 기법 사용시 정보들의 상호의존 관계(dependency)를 정확히 파악하여 활용하기 때문에 성능 및 전력 정보를 정확하게 매핑하여 정확도를 유지합니다. 또한 합성 가능한 RTL을 만드는 단계는 새로운 설계 작업 시 설계 초기 단계에서부터 굉장히 큰 비중을 차지하며, 상위 레벨 합성(high Level Synthesis)을 통해 TLM 모델로부터 생성할 수 있습니다. 또한 성능 및 전력에 관한 정보는 이러한 블록 레벨 표현에서 추출하여 TLM 도메인에 매핑할 수 있습니다.

작동 원리

이러한 툴을 사용하면 필요한 모델링 리소스를 최소화한 상태로 상위 레벨 타이밍 및 전력 모델을 생성할 수 있습니다. 또한 이러한 상위 레벨 모델은 다음과 같은 두 가지 주요 작업에 도움이 될 수 있습니다.

첫 번째 작업은 하드웨어 및 소프트웨어 모두에 대한 아키텍처 분석 및 최적화에 사용할 수 있는 아키텍처의 파라미터화 가능한 모델을 구축하는 것입니다. 플랫폼은 빠른 시뮬레이션, 타이밍 및 전력에 대한 보다 높은 정확도를 제공하여 대상 애플리케이션, 사용자 별 데이터 스트림의 처리 요구 사항, 소프트웨어와 하드웨어 간의 상호 작용을 토대로 아키텍처 관련 결정을 지능적으로 내릴 수 있습니다.

두 번째로, 이 기술은 설계 초기 단계에서 세부적인 타이밍 및 전력 모델을 추출할 수 있다는데 그 의미가 있습니다. 이러한 모델들은 아키텍처 분석을 효과적으로 수행하는 데 필요한 시물레이션 성능을 유지해야 하고 이를 위해 완전한 추상화 수준을 유지해야 합니다. 이렇게 추출된 모델은 트랜잭션 레벨에서 주기 정확도(Cycle-Accurate)를 유지할 수 있습니다. 또한 이렇게 추출된 모델을 통해 전체 설계 단계에 걸쳐, 아키텍처 분석의 첫 번째 단계에서 검증된 시스템 요구 사항을 구현 단계에서도 충족하는지도 확인할 수 있습니다.