오늘 날 배터리를 사용하는 장치의 설계 혹은 전기 콘센트에 연결하는 시스템을 설계할 때 전력 소비에 대한 제약에 맞는 디자인은 필수적입니다.
멘토의 기술은 ESL에서 Functional verification, 물리적 구현의 디자인 플로우의 전 과정에서 ‘전력’에 관한 사항을 다룰 수 있습니다. 디자인 프로세스 초반에서 전력에 관한 모든 부분을 해결하는 것이 가장 이상적이지만 현재는 시스템 기능, 성능 그리고 제조를 위한 요구사항과의 균형을 맞추는 것이 보다 현실적인 방안 입니다. 멘토의 저전력 솔루션은 실제 제품 생산에 성공한 파트너들과 함께 개발되었으며 업계가 필요로 하는 기술을 제공하고 있습니다. Unified Power Format (UPF)은 우리 기술의 근간으로 엔지니어들이 전력 기반 아키텍처를 정의하고 전력 인식 전략을 생성하고 TLM에서 GDSII 플로우에 이르기까지 저전력 디자인을 검증할 수 있도록 합니다.
Electronic System Level Design
초기의 상위수준 탐색과 각 요소간의 균형을 이루는 것은 저전력 디자인 플로우의 성공을 위해 꼭 필요합니다. 아키텍처 선택, 소프트웨어 선정, 데이터 셋의 영향에 대한 세밀한 분석은 RTL 구현이 시작되기 전에 확인되어야 합니다. 구현의 상세 내용은 구현전반에 거쳐 시스템의 성능과 전력 소모를 검증하기 위한 보다 정확한 아키텍처 모델을 이끌어 냅니다.
Electronic System Level Design 자세히 보기
Power Aware Verification
전력 관리 계획의 맥락에서 전력 요구 사항의 정확한 디자인 기능 검증이 이루어졌다면 전통적으로 gate level에서 수행되어 왔습니다. 이 수준에서 결함 수정은 리소스나 디자인 주기면에서 비용이 높습니다. 오늘날 디자인 팀은 전통적인 RTL 디자인 플로우와 블록 재사용을 유지하면서 RTL에서 전력 인식 검증을 가능하게 하는 혁신적인 기술로 움직이고 있습니다.
Power Aware Verification 더 보기
IC Implementation
빡빡한 전력 제약에 발맞추기 위해서는 세심한 디자인 계획뿐 아니라 이러한 주요 기능을 가진 강력한 물리적 구현 시스템이 필요합니다.
- 귀사의 모든 모드/코너 시나리오에 따른 시간, 전력 그리고 기타 디자인 제약을 위한 동시 멀티코너 멀티모드(MCMM) 최적화
- 다중 전압, 파워 게이트 그리고 DVFS와 같은 전력 첨단 저전력 방법론을 위한 아키텍처 지원
- 효율적인 clock tree 전력 최적화
Low Power Resources
Low Power Design and Verification Techniques
techpub: 이 문서는 저전력 디자인 및 검증의 기본 요소를 기술하고 어떻게 UPF(Unified Power Format)로 인해 혁신적인 기술과 함께 전력 인식 검증을 가능하게 되는지 설명합니다.
Techpub 보기
Olympus-SoC
Technology Overview:
Olympus-SoC™은 Variability IC implementation 솔루션을 위한 업계 최고 디자인으로 65nm, 45nm의 문제점을 해결하기 위해 개발되었습니다.
Technology Overview 보기
전체 Low Power Resources: Techpubs, Datasheets, Web Seminars 등 보기